# Japanese Patent Office Patent Laying-Open Gazette

Patent Laying-Open No.

53-59384

Date of Laying-Open:

May 29, 1978

International Class(es):

H01L 27/10 G11C 11/34 H01L 29/78

(10 pages in all)

Title of the Invention:

N-Channel MOS Silicon Gate RAM Cell

Patent Appln. No.

52-109753

Filing Date:

September 12, 1977

Priority Claimed:

Country:

U.S.A.

Filing Date:

September 13, 1976

Serial No.

722841

Inventor(s):

Chang-Kiang Kuo

Patentee(s):

Texas Instruments Incorporated

(transliterated, therefore the spelling might be incorrect)

		•
		-
		٠
		-
		•
		•

#### (9日本国特許庁

# 公開特許公報

**即特許出顧公開** 

昭53—59384

(D) Int. Cl.<sup>2</sup> H 01 L 27/10 G 11 C 11/34 H 01 L 29/78 識別記号

**❷日本分類** 99(5) H 0 99(5) E 3 97(7) C 19 庁内整理番号 7210—57 7210—57 7056—56 ❸公開 昭和53年(1978) 5 月29日

発明の数 3 審査請求 未請求

(全 10 頁).

**ூNチヤンネルMOSシリコン・ゲートRAM** セル

②特

頭 昭52—109753

**②**出

顧 昭52(1977)9月12日

優先権主張

❷1976年9月13日③アメリカ国

(US) @722841

**砂**発 明 者

チヤングーキアング・クオ アメリカ合衆国テキサス州ヒユ ーストン・オーバーブルツク10 910

①出願人 テキサス・インスツルメンツ・インコーポレイテッド アメリカ合衆国テキサス州ダラス市ノース・セントラル・エクスプレスウエイ13500

邳代 理 人 弁理士 浅村皓

外3名

#### 明 網 書

#### 1.発明の名称

м チャンネルMOBシリコン・ゲートRAMセ ,

#### 2.特許請求の範囲

- (I) ドチャンネル M O B シリコン・ゲート R A M セルにかいて、
  - 8) 主表面を有するア型シリコンの基板と、
  - b) 前記主表面に決められる Int型領域と、
  - c) 前記 H 型 選択 から分離され、 H 型 不純物 ヤイオン打ち込みされた前記主表面にあるコンデンナ 領域と、
  - 4) 前記コンデンサ領域上に形成された押い設 化物静電体層と、
  - 前記時電休層上に形成された第1の多額品
     シリコン階と、
- ま) 第1の前記多結晶シリコン層上に形成された影磁膜と、
- g) 前記 H 超領域と前記コンデンサ領域との間の前記主表面にある M O B トランジスタ・チャ

ンネル領域と、

- h) 前配 M O 8 トランジスタ・テヤンネル質域 に形成された前記 酸化物 時電体層よりも実質的 に厚くされている 帯いゲート酸化物層と、
- 1) 時紀ゲート液化物層上に重なり、かつ第 1 の多結晶シリコン層と部分的に重なるが、これ から前配絶縁度によつて絶縁されている第 2 の 多結晶シリコン層と、
- j) 第2の多結晶シリコン層上に重なる絶縁層と、
- k) 前記絶禄層上に直なり、かつコンダクト領域において前記絶禄層の閉口を介して第2の多結品とリコン層に接続する導電層と、
- 1) 基準電位にある「つのレベルおよび基準電位に比較して正電圧にある色のレベルの少なくとも2つのレベルで剪記3<sup>4</sup>型領域に論理信号を供給する手段と、
- m) 前記正能圧の約1の大きさのパイアス電圧を第2の多結晶ンリコン層へ供給する手段と ・備えたことを特徴とする前記とチャンネル MOB

シリコン・ゲート RAピセル。

- (2) 特許請求の範囲第1項記載のヨテヤンネル × 0 B シリコン・ゲート R A X セルにおいて、前 記コンデンサ 領域は前記 X B トランジスタ・テ ヤンネル 領域の方向に第1の前記多結品シリコン 併を越えて延在していることを特徴とする N テヤ ンネル X O B シリコン・ゲート R A M セル。
  - (3) 特許請求の範囲第2項配収のBチャンネル MOBシリコン・ゲートRAMセルにおいて、前 記コンデンサ領域はリンでイオン打ち込みされて いるととを特徴とするBチャンネルMOBシリコ ン・ゲートRAMセル。
  - (4) 特許請求の範囲第2項記載のヨチャンネル MOBシリコン・ゲートBANセルにおいて、 MOBトランジスタ・ソースまたはドレイン領域 はイオン打ち込みされたコンデンサ領域によつて 前配チャンネル領域の一端で決められていると を特徴とするヨチャンネルMOBシリコン・ゲー トBANセル。
    - (5) 蓄積コンデンサとそのコンデンサの半導体領
    - (9) 特許請求の範囲第8項記載のNOSメモリ・セルにかいて、前記半導体領域がテヤンネル領域の方向に前記第2の導電層を越えて延在していることを特徴とするNOBメモリ・セル。
    - 40 特別請求の範囲第5項記載のN 0 8 メモリ・セルにおいて、前記トランジスタのテヤンネルを介して書機コンデンサに論理電圧を供給する手段およびその論理電圧の最大値よりも実質的に低い値を有するペイアス電圧を前記コンデンサに供給する予段を更に含むことを特徴とするN 0 8 メモリ・セル。
    - 砂 特許請求の範囲第7項記載の¥08メモリ・セルにおいて、前記等い第2の酸化膜が前記等い第1の酸化減よりも実質的に奪いことを特徴とする¥08メモリ・セル。
    - (2) MOBメモリ・セルの製造方法にかいて、
      - a) コンデンサ領域を選出させるために半導体 ウェーへの表面をマスクする工程と、
      - b) 前記コンデンサ領域をマスクしたことによって滅出された半導体ウエーハの表面の一部と

域の一端に解接するチャンネル領域を有する一つのトランジスタとを有する型のMOBメモリ・セルにおいて、前配半導体領域は前配トランジスタのしきい値電圧よりも実質的に低いしきい値電圧が得られるようにイオン打ち込みされていることを特徴とするMOBメモリ・セル。

- (6) 特許請求の範囲第5項記載のNOBメモリ・セルにおいて、前記チャンネル領域が半導体領域の前記一端と隣接としていることを特徴とするNOBメモリ・セル。
- (7) 特許請求の範囲第5項記載のNOBメモリ・セルにおいて、海い高1の酸化物設上に重なる第1の球電層がトランジスタのゲートとなり、海い第2の酸化物膜上に重なる第2の導電層が蓄積コンデンサの上質プレートとなることを特徴とするMOBメモリ・セル。
- (8) 特許請求の範囲第7項記載の¥○Bメモリ・セルにおいて、前記第1かよび第2の導電層が多結晶シリコンであり、一方の一部が他方の上に重なるととを特徴とする¥○8メモリ・セル。

して導電圏を決める不純物物質を反対型の前配 コンデンサ領域へイオン打ち込みする工程と、 c) 多結晶シリコン層をコンデンサ詩電体によ つてそこから絶縁されているコンデンサ領域上

d) MOBトランジスタを得るために多能品シリコン層をゲート絶縁物によつてそとから絶縁されているトランジスタテヤネル領域に形成する工程

**に形成する工程と、** 

を有することを特象とする¥ O 8 メモリ・セルの 製造方法。

- 四 特許請求の範囲第12項記載の以 0 B メモリ・セルの製造方法にかいて、前記コンデンサ詩電体かよび前記ゲート 熱操体が熱硬化工程によつて同時化形成されることを特徴とする以 0 B メモリ・セルの製造方法。
- 04 特許請求の範囲第12項記載のMOBメモリ・セルの製造方法において、前記コンデンサ時間体・およびゲート絶縁体が熱酸化工程によつて異なった時間で、かつ異なった厚さに形成されるととを

枠根とするHOBメモリ・セルの製造方法。

時 特許市水の範囲第12項記載のMOBメモリ・セルの製造方法において、半導体ウエーへがP型によって支配され、打ち込まれた不純物物質がリンであることを特徴とするMOBメモリ・セルの製造方法において、前記不純物物質が打ち込まれたコンデンサ領域はトランジスタ・テヤンネルの方向に前記コンデンサ制電体を越えて延在していることを特徴とするMOBメモリ・セルの製造方法。

(i) 特許請求の範囲第 ! 2 項配載の M 0 B メモリ・セルの製造方法において、メモリ・セルに書待された電圧よりも低い値にある電圧が前記コンデンサ上の多給品シリコン層に印加されることを特徴とする M 0 B メモリの製造方法。

#### 3.発明の詳細な説明

本発明は半導体メモリ装置およびその製造方法 に関し、特にドチャネル・シリコン・ゲート MOS RANセルに関する。

が大きくなるに従い、参省りが低級するため、一 辺が約4500 Am 以上の寸法では参賀りの減少 で評価が行なわれる。従つて、RAMにおいては、 各ピットまたはセルによつで占有される面積を低 少させるととが望ましい。

2 歳の多結品シリコン層を用いたメチャネル ¥ 0 8 1 トランジスタ・メモリにおける一つの選 は、1 9 7 6 年 1 月 5 2 日に同じく出願された本 発明者によるテキサスインストルメンツ社の米国 特許出顧解 6 4 8.5 9 4 号に示されている。本発 明は本発明者による前記出版のセルを改良するも のである。

MOS I C にかける 1 トランジスタ・セルは、
1 9 6 7 年 1 1 月 7 日に公告されたテキサス・インストルメンフ社の米国特許第 5.5 5 0.7 6 0 号に示された酸化シリコン器電体を有する型の書積コンデンサを用いる。 これらはいわゆるゲート型すなわち電圧依存型のものであつてもよく、 1975年 1 2 月 2 9 日に何じく出頭されたジエラルド・D・ロージャーズによるテキサス・インストルメ

1 トランジスタ型の半導体メモリセルは、 1975 年 9 月 5 0 日に公告された 2 ・ キタガワによるテ キサス・インストルメンツ社の米国特許

旅 5.9 a 9.6 5 1 号かよび 1 9 7 8 年 9 月 1 5 日 発行の <u>Blectronics</u> 第116頁に示されている B チャネル・シリコン・ゲート・MB RAM 亿用いら れる。との型で最も多く製造されている半導体メ モリ装置は409 d ピットナなわち 2<sup>12</sup> ピットを 含み、産業界では4 K RAM と呼ばれている。半導 体装置の製造コストは、実際の国路に含まれる小 さなシリコン・チップのコストよりもむしろポン デイング、パッケーダング、 試験、 ヘンドリング 等の費用が主たるものである。 従つて、 与えられ たチップ・サイズ、例えば750.0 0 0 mm² 内化 収容するととができる国路はどのようなものであ つても金でほぼ同一のコストになる。チップにお いて!16m「ナなわち16.5 84( 2<sup>14</sup>) メモ り・セルナなわちピツトの形成によつて、遠正な 歩宵りが得られるならば、1ピツト当りのコスト は大幅に低波させることができる。テップの寸法

ンツ社の米国特許出願第645,171号に示されているイオン打ち込み領域を有するものであつてもよい。

1トランジスタを用いたダイナミツクRLKに おいて、苦羨コンデンサの信頼性が承も重要なも のであり、とれは普段コンデンナがチップにかけ る薄い酸化物質域全体に対して大きな部分を占め るととによる。一般に半導体装置の信頼性と歩音 りは共にその酸化物が占めるチップの菌様の増加 と共に減少する。コンデンサ時電休貸域は、広く てしかも常時高い電位差が存在するため、トラン ダスタのゲート領域よりももびしい状態にある。 N チャネル N O B ダイナミック R A N の寿命試験 データの示すととろによれば、信頼性に関連する 故障の80~90多は岩板コンデンサにおける膜 化物の欠陥によるものである。もし普稜コンデン サ時覚体だかける電界強度を減少させるなどがで きれば、信頼性を増加させることができる。 答稜 コンテンサ化をける薄いシリコン酸化物調製体の 信頼性は限化物の電界強変に大きく依存する。逆

に電界強定を減少させれば、酸化物を薄くすると とが可能となり、これによつて単位面積当りの容 量を増加させることが可能となり、薄い酸化物質 域の全体を減少させることができる。

本発明の主たる目的は高い信頼性と、より小型にして歩留りの高い改良されたランダム・アクセス・メモリ・セルを提供することにある。本発明の他の目的はメチャネル・シリコン・ゲート RAM 禁鎖の改良された製造方法を提供することにある。

本発明の明確な特性による新規を特徴は特許請求の範囲に記載されているが、本発明そのものは、その他の特徴やよび効果と同じように、付図を参照して特定の実施例による次の幹細な説明からよく理解される。

界強度を低くしている。第2のレペルの多結品シリコン層によつて、×08トランジスタのゲートると、ゲートから×アドレス終得られる。全異ストの変結品シリンが、上に選れての多数にはなった。全異ストのののでは、シリコンをののでは、カロのののでは、カロのでは、

他の実施例において、単一レベルの多結品シリコン層はトランジスタ・ゲートとコンデンサ両者 の頂部プレートを与え、ことではイオン打ち込み 領域がコンデンサ時電体における電界強度を低下 させる備きをし、これによつて信頼性が高められ る。

はエアドレスすなわち行選択額 1 3 であり、行選択額 1 3 は一つの行における全てのトランジスタ、例えば 1 6 K RAM における 1 2 8 個のトランジスタの各ゲートに接続される。 第 1 図の二つのゼル・によつて占有された面積は約 2 5 Am<sup>2</sup> 以上すなわち 1 セル当り 1 2.5 Am<sup>2</sup> である。

・ンソスタ10に対するゲート絶像体として働き、 分離された準いシリコン酸化物層18はコンデン サイ1の舒尾体となる。本発用の特徴の一つによ れば、シリコン酸化物層18かよび19は厚さを 異にすることができる。コンデンサ11の上部プ レートは、本発明の一特徴によれば、電圧が約5 Vdd とすることができる電源電圧 Vc に接続され た延長ストリップである第1のレベルの多結品シ リコン層20によつて与えられる。イオン打ち込 み領域17が第1の多齢品シリコン層20の縁を 越えて延在し、ドレイン18における高い抵抗の ヤヤツプを防ぐといりととは重要である。 とのと とは製造方法の説明で明らかにされる。シリコン **微心物層21は第1レベルの多結品シリコン層** 20~よび第2の多結晶シリコン層15を分離さ せ、厚い層22は多結晶シリコンの両層と共にテ アプ金体を覆り。第50図に示すよりに行選択線 18を形成する金属ストリップは、シリコン酸化 物層22を受い、コンタクト領域23で第2の多 趙品シリコン層15と接触するように下に広がる。

ととで第1図のセルの一製造方法を第48図~ 第 4 g 図を参照して説明しよう。 出発物質は単結 晶の半導体シリコン・スライスであり、直径約 7 6.2 m、厚さ約1250 mm で る。ただし、 集4adではシリコン・スライスの非常に小さな 益板30のみが示されており、との益板30の寸 法は非常化跨延されている。第41図~第40図 化示されている遊板30の小さな領域は、1個の セル(すなわち第1図において隣接した2個のセ ル)を含み、との質域は25 mm・以下の幅を有す る。センス増幅器を含む16ミセルすなわち 1 6,5 8 4 セル、デコード回路、入出力パツンプ ポンデンテイング・パッド等によつて占有される 面積は 7 5 0,0 0 0 Am² 以下が好ましい。との場 合、セル当りの面積は25 Am²以下であるべきで、 約 1 2.5 sm² が好達である。実験の寸法では、第 4 a 図~第 4 g 図における種々の層および領域社 幅化比較して非常化準いものといえる。

シリコン・スライスは、厚さ約 1 0 0 0 0 0 0 0 0 8 0 7 いシリコン酸化物層 3 1 を生成するのに十分な時

間、約100℃の酸化雰囲気の炉に置かれて最初 の兼化が行なわれる。次化、シリコン・スタイス を エオ プラズマ放電によつてシランとアンモニヤ の雰囲気へさらし、酸化物の上に催化シリコン ( 81gMg ) 層 3 2 を形成する。 選化シリコン層 3 2 も約 1 0 0 0 2 の厚さとなる。フォトレジス ト戻るるは強化シリコン層ま2の上に形成される。 ただしフォトレジストは KMER ナなわち Kodak Motel Etch Resist が代表的なものである。フォ トレジスト膜33はマスタを通して紫外蓋に露光 されるがこのマスクは、以下で述べるが、"凹部" ( moats ) すなわちフィールド酸化物領域の所認 パメーンを定めるように風信される。フォトレジ .スト膜88は第40図に示すよりを部分でフォト レタスト領域84を残して残保される。 シリコン・ スライスは、例えばプラズマ・エッチング技術の よりな選択的なエッチング被に接触させるが、こ のエッチング液は盥化シリコンを取り除くが、フ オトレジスト領域34またはシリコン酸化物層 8 1 化は作用しない。次にとのスライスに対して

イオン打ち込みステップを実施する。このステッ プではホウ素原子が約1×10<sup>12</sup> 原子/cm² の打 ち込み率で、約100 KeV のピームによつて打ち 込まれ、フオトレジスト領域84の島かよび住化 シリコン層32によつてマスクされていない仮址 K 浅い P 傾似38を形成する。更にシリコン・ス ライスは9000の蒸気にて数時間の長い酸化工 役に促かれ、とれによつて第 4 c に示すよりに厚 いフィールド酸化物領域3gが形成される。 留化 シリコン層 3 2 はその位置で硬化工程をプロック するが、常出された領域でのシリコン面は低下し、 楽さが約 5m0 g g g K たなり、フイールト酸化物質 城36は成長して約10,0 0 0 2 ℃なる。 6 との P「領域35は低下するが、ホウ素が酸化処理の前 **に拡散されて全てのフィールド酸化領域36の下** K P<sup>†</sup>領域87が形成される。との P<sup>†</sup>領域37はテ ヤネル・ストップとして働き、寄生トランタスタ が形成されるのを防ぐ。次に選化シリコン暦32 は再温のリン狼によるエッテングによつて取り除 かれ、シリコン酸化物層31はフッ化水素のエッ

ナングによつて取り除かれる。薄い詩電体のシリ コン酸化物層19はマスクなしてシリコン・スラ イスの金属出面上に約500~0月さへ熱的に成 長する。萬44図を参照すると、シリコン・スラ イスはフォトレジスト膜88で変われ、フオトレ **ジスト膜88はイオン打ち込み領域17となるべ** き領域の上の領域39を阻止するマスクを介して 紫外線に露光される。次に、マスクとしてフォト レジストを用いて約 1 5 B KeV 、 1 × 1 B<sup>12</sup>/cm² の打ち込み事でリンが打ち込まれ、空光負荷トラ . ンジスタとして用いられるのと同じ形式のイオン 打ち込み領域17が形成される。次に露光された フォトレジストは取り飲かれ、炉におけるシラン の分解工程を利用して、約 0.5 Am の厚さに多齢 晶シリコン層が全スライス上に被答される。この 多結晶シリコン層は、リン拡散によつてその抵抗 位が下げられ、次いで第48図に示すように、フ オトレジスト・マスクを用いてパメーン化され、 部1レペルの多結晶シリコン層20を定めるよう にエッチングされる。との工程で用いられるマス クは、第1回の第1の多結晶シリコン層の Vo 兼 を定めるように形成される。第5m図の 積セル 化かけるH08トランジスメのドレイン18を定 めるのは、イオン打ち込み領域17の左端であつ て、多結晶シリコンの左端ではない。イオン打ち 込み領域17のドレイン16は第1レペルの多齢 品シリコン層20の左端を越えて延在していると とが重要である。次に第4ま図を参照すると、ゲ ートのシリコン酸化物層18は、シリコン酸化物 贈19の露出された部分に境界を定めるか、また は別の磁膜化物を形成するかして形成され、厚さ が約1000~であるゲート敗化物を得るが、客 **量誘電体のシリコン酸化物層19と比較して厚さ** が約2倍である。別の熱酸化物の成長中に、酸化 物被獲21が第1レベルの多結晶シリコン層20 の舅出した頂部表面上に形成される。との熱酸化 物はパターン化される必要がないため、マスク・ アライメントの問題を生じない。

次のステップは、第2レベルの多結晶シリコン 居15の複楽である。このため、スライス全体が

約10000の多結晶シリコで被覆される。それの多結晶シリコンをでは、第2002の多結晶シリコンをでは、第2002を対して呼びフォトレクスをである。というなが、カートをでは、カートをでは、カートをでは、カートをでは、カートをでは、カートをでは、カートをでは、カートをでは、カートをでは、カートをできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。などのできる。というでは、カートをではなどできる。というでは、カートをではなどできる。というではなどである。というではなどのできる。というではなどである。

次にシリコン・スライスは通常の技術を用いたリン弦欲工程に置かれ、これによつて H\*領域 I 2 および 1 4 が形成される。また舞出された第2 の多結晶シリコン層 1 5 はこの弦数工程によつて高機能にドープされる。この弦数の限さは約 8 0 0 0 & である。ゲート・シリコン酸化物層 1 8 は MOSトランジスタのチャネル増を定める。 M\*拡散処理

の後、シリコンスライス全域は、低い温度の被着「 工程によつて厚いシリコン酸化物層22で長われ、 従つてセンス譲領域12、 ¥ 拡散領域14 および Pが領域37の各領域に対する不純物の拡散はこれ 以上行なわれない。厚いシリコン酸化物層22は フォトレクストを用いてパターン化され、コンタ クト領域23に対する開口を作り、次いでアルミ ニュウムの海い層がスライス全域上に被澄され、 金月ストリップの行選択線の金属ストリップ13 を残すよりにフォトレジストを用いてパターン化 される。基本的な製造はこれによつて終了するが、 製造上の通常的な手段に従い、シリコン・スライ スが保護層で覆われ、スタライプされ、個々のチ ッナに分割されるととになるのはいうまでもない。 コンメクト領域 2 3 が Vc 敲けなわち第 1 心多結 晶シリコン暦20の上に横たわるということによ つて、セル面積は単一レベルの多結晶シリコン層 セルで可能とするものよりも小さい。またコンデ ンナ領域をコンタクト領域23の下にすることが できるため、セルの寸法も小さくすることができ

る。 更に、 開示したセルの配列によって、 いくつかの層に対するマスクの位置決めは厳密性を必要としなくなる。 解 1 レベルの多結晶 シリコン層 2 0 を定めるマスクがいずれかの方向にコンデンサ 1 1 を定める 凹部の器を外れたとしても同感となるとはない。 第 2 レベルの多結晶 シリコン層を定めるマスクは Y 放倒域 1 4 の第 1 レベル層に 被損を生ずることなく、 重ねることができる。コンタクト倒域 2 3 の第 口についての位置 決めるマスクのように厳密性を必要としない。

第5 図を参照すると、本発明の一実施例は RAM セルにおいて単一の多結品シリコン層を用いた本 発明の一実例が示されている。セルは M O B トラ ンジスタ4 D、 答様コンデンサ4 1、 データ設す なわちピット競4 2 およびアドレス練すなわちワ ード線4 8 を備え、 これらは全て第7 図の電気回 路図にも示されている。 M O B トランジスタ4 D はピット競4 2 を形成する M 放 飲 飲 む 一部 であ るリース4 4 および多結品シリコンの一 微 で で

レベルの多結品シリコン層を採用している点を除けば、第1図から第4図のものと同一である。イオン打ち込み領域 47を形成するイオン打ち込みステップは前に述べたようなフォト・レジスト・マスクを用いる。すなわち、イオン打ち込みは、フィールド酸化物領域 5 1 を成長させた後、かつゲート 4 5 シよび Va 練 5 8 を形成する多額品シリコン層を被着する前に実行される。

使来の『トランタスタ・セルにかいて、 Vd 蘇 5 0 に対応した電極は、 電圧 Vd 以下で、 電圧 Vt までの論理 レベル・1 " の書 被電圧を印加し得る シリコン表面の反転層を形成するため、 電圧 Vd d (通常 1 2 V) へ 接続 しなければならない。 本発明のセルにかいて、 著 教コンデンサはデイプレシェン・モード特性、例えばドテヤネル・プロセスにかいてリンの特性を示すように、 連当なドーパントで打ち込まれる。かくして、 電圧 Vd d よりも低い電圧が蓄積コンデンサの多結品 シリコン電極に印加され、同一の論理レベル・1 \* の審積電圧を受け入れる。 M O B 後コンデンサに必要とさ

るゲート45を有する。ドレイン仮域48はゲー トチをと答検コンデンサチ1との間のIT領域によ つて与えられる。本発明によれば、イオン打ち込 . 今便減47は第68図の断面図に伴しく示されて いるようにコンデンサの下部プレートとなる。シ リコン酸化物層48はHogトランシスメ40の ゲート船線外となり、またシリコン酸化物層68 と同時に形成された同一厚さのシリコン酸化物層 4 章はコンデンサの時間休となるo. 多齢品シリコ ンの延長ストリップ50は書機コンデンサ41の 上帯プレートを形成し、電源電圧 Vc 化接続され ている。先に述べたように、電源電圧 Vo は約5 Vdd すなわち 1 C ~ 2 C V O Vdd に比較して約 5 ~6Vでよい。第6D図に示けよりに、ゲート 4 5 を形成する多結晶シリコン層は、フィールド 酸化物51を越えて領域52まで延在し、との領 **対52において、その多胎品シリコン展上の酸化** 腹53の閉口は、ワード線43となるアルミニュ ウム・ストリップのためのコンタクト54を与え る。第5図から第7図の装置の製造工程は、単一

れるピンチ・オフ電圧すなわち打ち込み量は、任意に選択された電圧 Vz においてチャネルが任意の書機電圧 Va でピンチオフとならないように十分なレベルになければならない。電圧 Vz はコンデンサである多結品シリコン層 O Vd 競 5 0 または第10多結晶シリコン層 2 0 における電圧である。

著様コンデンサ酸化物両端に⇒ける電圧、また △Vg は書様されたデータが論理「□「のときの電圧である。

セルの寸法を小さくすることが最も直要なども は、本発明のセルによって電界強度の低減が得られ、セル面積を低減することが可能である。 は同一の電界強度を保持しながら、酸化物の厚さ を58分(前記の実施例に対して)も低減である。 とができるためである。このとは、単位ロンサ低域が同一の書様容量が58分のまたは著様に対する サ低域が同一の書様容量かよび電界強度に対すて 68分小さくなるかを意味する。一例として、単 位セル面積を18。125 Am²から15。125 Am² へ低減しすることが可能となる。

前記の突縮例において、電圧 Vz は便宜上電圧 Vec に等しいとした。しかし、デデレション・ス レショルドが最大電荷客機能力を突現するために、 イオン打ち込みによつて選当に開整される限り、 電圧 Vz は電圧 Vee すなわち電圧 8 ヤから電圧 Vdd までの任金のレベルに設定することができる。

を参照するととによって明らかとなるであろう。 従って特許請求の範囲は本発明の真の範囲に含まれるこのような全ての変更または実施例を包含するものである。


### 4.図画の簡単な説明

第1 図は本発明に使って製造されたのでは、 を大きのでする。 を大きのでは、 でいれた。 でいれたる。 でいれた。 でいれたるでは、 でいれた。 でいれた。 でいれた。 でいれた。 でいれた。 でいれた。 でいれ

通常のダイナミツクRAHの連用において、電 液電圧 Veo は低電力スタンドパイ・モード動作中 オフにされることが望ましい。との要件を請すた め、電圧 Vx は、第9 図に示すように、メモリ・ア レイとして用いられる同一チップ内のHog回路 で電圧 Vdd から発生させることができる。この回 路は、メメル・マスク切換器によつていくつかの 健圧 Vz に対してプログラムすることが可能であ り、電圧 Vdd 、 Vcc 、 Vse および Vdd から発生さ れた電圧 Vx を含むいくつかの可能な電圧から一 つを選択することができる。 覚圧 V44 から発生さ れた電圧 Vx は、電源能で偶発的に発生するかも 知れない高いトランジエント電圧をコンデンサ餅 電体から絶縁させる点でも有利である。また電圧 スパイクはコンデンサ齢電体を破壊して記憶装置 を破譲するととになろう。

本発明は特定の実施例を参照して説明されたが、 この説明は限定的な意味で解釈されるべきでない。 当業者にかいては、本発明の他の実施例と同じく、 開示された実施例の種々の変更は、本発明の説明

図および第 B D 図は本発明のメモリ・セルでなく、 従来のメモリ・セルにおける各種動作条件に対す る電圧のグラフ図、 第 9 図は本発明のセルにおけ るオン・テップ電源の電気回路図である。



# 手続補正曹(方式)

的和\$2 年/2 月20日

# 特許庁長宮殿

1. 事件の表示

周和52 年特許報節 / 09753. 号

2. 殉明の名称 *N f*ャンネル HOS シリコン・ゲート RAM セル

3. 補正をする省

事件との関係 特許出源人

提 着 デキ权 インスツレメンツ インコーホーレイラット

4. 代 型 人

切 斑

〒100 単派形下代開ス大下町二丁目 2番1 5 育 大 ブ 町 ビ ル デ ン グ 3 3 1 瓜 斯 (211) 3 6 5 1 (化 辺) (6669) 浅 村 皓

5. 福正命令の日付


昭和52 年 // 月29 日

6. 補正により増加する発明の数

7. 細正の対象

報報が乃去 「中でで変ぜから

8. 補正の内容 別紙のとおり



FB 86

16-12x

特許法第17条の2の規定による補正の捐款

昭和 52 年特許顯弟 、109753 号(特丽昭 53- 59384 号 昭和 53.年 5 月 29 日 公開特許公報 53- 594 号掲載)につ いては特許法第17条の2の規定による補正があっ たので下記のとおり掲載する。 7(2)

Int.Cl <sup>4</sup> .	識別記号	庁内整理番号
HOIL 27/10		6655-5F
G11C 11/34		7230-5B
H01L 29/78		7377-5F
•		
	1 1	
	1 1	

# 手 統 稍 正 費.

昭和59年 9月/1日

特許庁長官殿

1. 事件の表示.

昭和52年校府湖第109753

2. 発明の名称

3. 補正をする者 本件との関係 特許出原人

四 新

ナキサス インスツルメンツ インコーポレイテクド

4.代 璂 人

D 街

〒100 東京都千代田区大手町二丁日2番1号 新 大 平 町 ビ ル デ ン ダ 3 8 1 電 路 (211) 3 6 5 1 (代 表)

(6869) 浅 村



5. 福正命令の日付

阻和 数少 6. 補正により増加する発明の数

7. 補正の対象

59, 9, 12 特許請求の範囲の個 発明の評価な監察の書

明細書の発明の名称の機

8. 植正の内容 別紙のとおり

9. 設付会製の目録 何時に出頭等査請求者を提出してあります。

- 1. 発明の名称を以下の通りに変更する。 『メモリセル』
- 2. 特許請求の範囲の舗を別紙の通り訂正する。
- 3. 発明の詳細な説明の欄に以下の変更を加える。
- (1) 第7頁第17行と第18行の題に次の見出 しを入れる。

『(4) 産袋上の羽用分野』

(2) 第7頁第2日行と第8頁第1行との間に次 の見出しを入れる。

【阿従来の技術】

- (3) 第10頁第3行と第4行との間に以下を加 入する。
  - 『 従来の1トランジスタ・セルにおいて、 Va 雄に対応した電艦は、シリコン表面が 幫圧 ∀dd 以下で、電圧 ∀t までの酢速レベ ル"1"の書教包圧を印加し得る反転層を 形成するため、幅圧 Vad (通常12V)へ 接続しなければならない。

(1)発明が解決しようとする問題点』

(4) 第10頁第16行「…… 欠陥によるもので

ある。」の後、次の文を挿入する。

『したがつて、従来技術によるダイナミック RAMにおいては、答義コンデンサに大き な電界強度がかかるため、勝思体に欠略、 例えばピンホールなどがあると、書程コン デンサに所収の動作が期待できず、その信 類性が低いという問題点があつた。』

- (5) 第11頁第5-9行を以下の通り変更する。
  - 「 しかしながら、従来技術によるダイナミ ツクRAMでは、蓄殺コンデンサの誘電体 に高低位差が印加されるので、誘電体の厚 さを減少させることができないという問題 点もあつた。
    - (日間組点を解決するための手段及びその作

上記問題点に健み、本顧発明によれば、 第1導電形の半導体業板に固成されたチャ ンネル領域と除チャンネル領域に第1絶縁 層を介して射向するゲートと前記テヤンネ ル領域の一葉に顕接する前記半導体基板に

(6) 第29頁第4行と第5行との間に以下を挿 入する。

#### 『付発明の効果

**约实施**列】

以上説明してきたように、本願発明によれば、書機キャパシタの下部電極を構成する半導体基板に第2 連駕形の不純物をドー

プして、蓄積キャパシタの上部電極下の関 値をアタセストランジスタの調値より小さ くしたので、蓄積キャパシタの総級層に加 わる電界強度を減少させることができ、蓄 積キャパシタの信頼性を向上させられると ともに、セルの寸波を小さくすることもで きるという効果を得られる。』

#### 『2. 役許餅水の範囲

(1) 第1導電形の半導体基板に関成されたチャンネル領域と数チャンネル領域に第1絶縁層を介して対向するゲートと前記チャンネル領域の一類に隣接する的記半導体基板に形成された終2等配形領域とを有するアクセストランジスタと、前記チャンネル領域の他類に隣接する前記半導体基板に形成された下部電極と数下部電極に第2絶縁層を介して対向する上部電極とを有し論理「1」を表わす電位と整理「0」を表わす電位とを記憶する書養キャパシタと、前記上部電板に所定の電圧を印加する手段とを備えたメモリセルにおいて、前記下部電板を構成する半導体基板に第2導電形の不純物をドープして、前記上部電板下の関値をアクセストランジスタの関位より小さくしたことを特徴とするメモリ

(2) 前記上部電極に印加される電圧が接地電位 以上、論理「1」を扱わす電位未満であること を特徴とする特許請求の範囲第1項記載のメモ

## りゃゃ。

(3) 前記第2絶縁階は前記第1絶縁層より凝い ことを特徴とする特許請求の範囲第1項または 第2項記載のメモリセル。』